

LAB1 FPGA1

실험 후 보고서

실험자 : 권진혁

학번 : 2023440007

학과 : 전자전기컴퓨터공학부

실험 일시 : 2026. 09. 14

1. COUNTER

· Vivado Source Hierarchy

Vivado 프로젝트에는 다음 파일들을 등록하였다.

- Design Sources

counter4.v
input_frontend.v
lab2_counter.v

- Simulation Sources

tb_counter4.sv

- Constraints

lab2_counter.xdc

Vivado의 Top Module은 lab2_counter이고, 시뮬레이션 Top Module은 tb_counter4로 설정하였다.


· Vivado Simulation PASS 결과

Vivado Behavioral Simulation 실행 결과 다음과 같은 PASS 로그가 확인되었다.

'LAB2_PASS counter4 checks=36'

시뮬레이션 종료 시각은 356ns로 나타났으며 TB의 모든 검사를 성공적으로 통과하였다.

· 파형 분석



- rst=1일 때 value가 0으로 초기화됨
- down=0일 때 0→1→2→...→15로 증가
- 15 다음 클록에서 0으로 순환
- down=1일 때 15→14→...→0으로 감소
- 0 다음 클록에서 15로 순환
- enable=0일 때 이전 값 유지
- rst와 enable이 동시에 활성화되면 rst가

우선 적용

· VS Code 결과와 비교

항목	VS Code	Vivado
PASS 여부	PASS	PASS
검사 횟수	36	36
종료 시간	356 ns	356 ns
증가 동작	정상	정상
감소 동작	정상	정상
순환 동작	정상	정상
리셋 우선 동작	정상	정상

따라서 두 시뮬레이터에서 동일한 결과가 나타났으며 RTL 기능이 올바르게 구현되었음을 확인하였다.

· FPGA : Spartan-7 FPGA를 사용하였다.

· 주요 핀 배치

신호	핀
clk	B6
rst	K4
button	N8
sw[0]	U4
led[0:7]	XDC에 지정

· CLK 제약

XDC 파일에 다음과 같이 1kHz 클록을 설정하였다.

```
'create_clock -name trainer_1khz  
-period 1000000.000 [get_ports clk]'
```

1 kHz 기준으로 타이밍 분석이 수행되었다.

· 합성 및 구현 결과

합성(Synthesis)과 구현(Implementation)이 모두 정상 완료되었다.

- Synthesis : Complete

- Implementation : Complete
 - Bitstream Generation : Complete
- Implementation 이후 Timing Report에서 'Failing Endpoints = 0'을 확인하여 타이밍 위반이 발생하지 않았음을 확인하였다.

· Write_bitstream Complete 화면

Name	Category	Status	WNC	TNC	WNC	TNC	WNC	TNC	WNC	TNC	Total Power	Isolated Routes	Methodology	Rise Score	Soft Suggestions	Left	IP	BRAM	SRAM	EEP	Start	Stop
impl_1	impl_1	write_bitstream Complete	0000	0000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	11	12	0	0	0	0	0

· 생성 파일

이름	수정된 날짜	유형	크기
.vivado.begin	2026-09-21 오후 2:04	Restructured Text ...	1KB
.vivado.end	2026-09-21 오후 2:09	Restructured Text ...	0KB
.Vivado_Implementation.queue	2026-09-21 오후 2:02	Restructured Text ...	0KB
.write_bitstream.begin	2026-09-21 오후 2:09	Restructured Text ...	1KB
.write_bitstream.end	2026-09-21 오후 2:09	Restructured Text ...	0KB
clockinfo	2026-09-21 오후 2:05	텍스트 문서	1KB
gen_run	2026-09-21 오후 4:17	Microsoft Edge H...	11KB
htr	2026-09-21 오후 2:02	텍스트 문서	1KB
init_design.pb	2026-09-21 오후 2:04	PB 파일	2KB
ISEWrap.js	2026-09-21 오후 2:02	JSFile	9KB
ISEWrap.sh	2026-09-21 오후 2:02	sh_auto_file	3KB
lab2_counter.bit	2026-09-21 오후 2:09	BIT 파일	3,601KB
lab2_counter.tcl	2026-09-21 오후 2:02	TCL 파일	13KB
lab2_counter.vdi	2026-09-21 오후 2:09	VDI 파일	41KB
lab2_counter_bus_skew_routed.pb	2026-09-21 오후 2:09	PB 파일	1KB
lab2_counter_bus_skew_routed.rpt	2026-09-21 오후 2:09	RPT 파일	1KB
lab2_counter_bus_skew_routed.rpx	2026-09-21 오후 2:09	RPX 파일	2KB
lab2_counter_clock_utilization_routed.rpt	2026-09-21 오후 2:09	RPT 파일	12KB
lab2_counter_control_sets_placed.rpt	2026-09-21 오후 2:05	RPT 파일	4KB
lab2_counter_drc_opted.pb	2026-09-21 오후 2:05	PB 파일	1KB
lab2_counter_drc_opted.rpt	2026-09-21 오후 2:05	RPT 파일	3KB
lab2_counter_drc_opted.rpx	2026-09-21 오후 2:05	RPX 파일	2KB
lab2_counter_drc_routed.pb	2026-09-21 오후 2:09	PB 파일	1KB
lab2_counter_drc_routed.rpt	2026-09-21 오후 2:09	RPT 파일	3KB
lab2_counter_drc_routed.rpx	2026-09-21 오후 2:09	RPX 파일	2KB

· Warning 분석

- Constant Output 경고

상위 4개 LED는 RTL 코드에서 0으로 고정되어 있으므로 Vivado가 상수 출력으로 판단하여 경고를 발생시킨다. 이는 설계 의도에 따른 정상적인 경고이다.

- TIMING-18 경고

외부 입출력에 대한 추가 타이밍 제약이 존재하지 않다는 의미이다. 본 실습은 버튼 및 LED 실습 수준으로 진행되므로 기능 동작에는 문제가 없다.


- CFGBVS-1 경고

구성(Configuration) बैं크 전압 속성이 명시되지 않았음을 알리는 경고이다.

- Bitstream 생성 가능
- FPGA 동작 가능
- 기능 오류 아님

따라서 위 경고들은 이번 실험에서는 치명적인 문제로 해석하지 않는다.

· 실제 보드 동작 확인



(1) 초기화 동작

- rst 버튼 입력
- LED[3:0] = 0000 확인

(2) 증가 동작

- sw[0]=0
- 버튼 1회 입력 시 +1 증가
- 0 → 1 → 2 → 3 → ...

(3) 감소 동작

- sw[0]=1
- 버튼 1회 입력 시 -1 감소
- 15 → 14 → 13 → ...

(4) 순환 동작

- 증가 모드 (15 → 0)
- 감소 모드 (0 → 15)

(5) 디바운스 동작

버튼을 길게 누르고 있어도 값이 연속 증가하지 않았으며, 버튼을 다시 눌렀을 때만 값이 변화하였다. input_frontend 모듈의 디바운스 회로가 정상 동작함을 확인하였다.

2. CLOCK Divider


· PASS 결과 비교

VS Code(Icarus Verilog)와 Vivado(XSim)에서 동일한 TB를 사용하여 시뮬레이션을 수행하였다. 두 환경 모두 다음과 같은 PASS 결과를 확인하였다.

‘LAB2_PASS clock_divider checks=129’

총 129개의 자동 검사를 모두 통과하였으며, 시뮬레이션 종료 시각 역시 436ns로 동일하였다. 이는 RTL 코드와 TB가 Vivado 환경에서도 동일하게 동작함을 의미한다.

· 파형 비교



VS Code의 VaporView 파형과 Vivado Simulation 파형을 비교한 결과 다음 항목이 동일하게 나타났다.

- divided 신호 주기 : 100ns
- High 구간 : 50ns
- Low 구간 : 50ns
- Tick 폭 : 10ns
- Tick 발생 주기 : 100ns
- 리셋 동작 시 count와 divided 초기화 확인

특히 divided 신호는 약 55 ns 부근에서 최초 High로 전환되며 이후 100 ns 주기를 유지하였고, tick 신호는 한 클럭 폭만 High가 되는 동작이 동일하게 확인되었다. 또한 시뮬레이션 중간의 reset 입력에 의해 내부 카운터가 초기화되는 모습도 두 환경에서 동일하게 나타났다. 즉, Vivado 시뮬레이션 결과와 VS Code 시뮬레이션 결과가 완전히 일치하였으므로 설계한 분주 회로가 정상적으로 구현되었음을 확인하였다.

· FPGA : Spartan-7 FPGA를 사용하였다.

· 주요 핀 정보

신호	핀
clk	B6
rst	K4
button	N8
led[0]~led[7]	XDC 지정 핀 사용

모든 입출력은 LVCMOS33 표준으로 설정하였다.

· CLK 제약

XDC 파일에서 다음과 같이 클럭을 생성하였다.

```
create_clock -name trainer_1khz  
-period 1000000.000 [get_ports clk]
```

- 입력 클럭 : 1kHz
- 주기 : 1,000,000ns

· 합성 결과

‘Synthesis successfully completed’

합성이 정상 완료되었으며 RTL 구조에 오류가 없음을 확인하였다.

· 구현 결과

‘Implementation successfully completed’

배치 및 배선 과정이 정상 완료되었다.

· Bitstream 생성

Name	Constraints	Status	WNS	NSI	NSD	NSP	Total Power	Failed Routes	Methodology	RQA Score	QoR Suggestions	LUT	FF	BRAM	IOBUF	DSP	Start
apb2_1	constraints_1	apb2_design Completed	0000	0000	0000	0000	0.000	0.000	0.000	0.000	0.000	20	41	0	0	0	000000
apb2_2	constraints_2	apb2_design Completed	0000	0000	0000	0000	0.000	0.000	0.000	0.000	0.000	20	41	0	0	0	000000

· Warning 분석

Implemented Design - xc7s75fpga484-1

Tcl ConsoleMessagesLogReportsDesign RunsDRCMethodologyPowerTiming

8 Warnings

Hide All

Name	Severity	Details
All Violations (0)		
Timing (0)		
Bad Practice (0)		
TIMING-18 (0)		
TIMING #1	Warning	An output delay is missing on led[0] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #2	Warning	An output delay is missing on led[1] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #3	Warning	An output delay is missing on led[2] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #4	Warning	An output delay is missing on led[3] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #5	Warning	An output delay is missing on led[4] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #6	Warning	An output delay is missing on led[5] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #7	Warning	An output delay is missing on led[6] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #8	Warning	An output delay is missing on led[7] relative to the rising and/or falling clock edge(s) of trainer_1kHz.

- TIMING-18

‘Missing Input or Output Delay Constraints’


외부 입출력에 대한 delay constraint가 정의되지 않았다는 의미이다. 본 실험은 LED 관찰용 회로로 동작하므로 내부 타이밍 검증에는 문제가 없지만 외부 장비와의 타이밍 관계는 정의되어 있지 않다.

- CFGBVS-1

‘Missing CFGBVS and CONFIG_VOLTAGE Design Properties’

Configuration Bank 전압 속성이 지정되지 않았다는 경고이다. FPGA 동작 자체에는 문제가 없으나 프로젝트 설정에 추가적인 전압 정보가 필요함을 의미한다.

· 실제 보드 동작 확인




3. Register

· Icarus 결과

- ‘LAB2_PASS register_pair checks=7’ 출력
- 모든 검사를 통과
- 66ns에서 정상 종료
- wave.vcd 파형 확인 완료

· XSim 결과



- Tcl Console에서 ‘LAB2_PASS register_pair checks=7’ 출력 확인
- 66ns에서 정상 종료
- Behavioral Simulation 파형 확인 완료

· 파형 비교

시간(ns)	동작	stored	value
6	Reset	0	0
16	A 저장	A	0
26	Transfer	A	A
36	Load+Transfer	3	A
46	Load+Transfer 반복	3	3
56	유지	3	3
66	Reset	0	0

특히 35ns 상승에지에서 load와 transfer를 동시에 활성화했을 때 stored는 새 입력 값 3으로 변경되고 value는 이전 stored 값인 A를 유지하는 것을 확인하였다. 이후 45ns 상승에지에서 value가 3으로 갱신되었다. 이는 Non-Blocking Assignment(<=)의 동작 특성과 일치한다.

- FPGA : Spartan-7 FPGA를 사용하였다.

· 주요 핀 정보

신호	핀
clk	B6
rst	K4
button	N8

· CLK 제약

- 내부 Trainer Clock 사용
- 주기 : 1,000,000ns
- 주파수 : 1kHz

· 합성(Synthesis)

- Run Synthesis 실행
- Synthesis Successfully Completed 확인

· 구현(Implementation)

- Run Implementation 실행
- Implementation Successfully Completed 확인

· Bitstream

Name	Constraints	Status	WNS	TNS	MNS	TNS	WNS	TNS	Total Power	Pin Used	Methodology	Run Score	Quit Suggest	UT	PT	BRAM	SRAM	DSP
impl_1	constraints_1	impl_1: Design Completed	99997810	0.00	0.119	0.00	0.00	0.103	0.00Watt	0	0	0	0	10	0	0	0	0

· 생성된 Bit 파일

이름	수행한 날짜	유형	크기
open_run	2020-09-21 오후 5:03	Microsoft Edge H...	11KB
hlsr	2020-09-21 오후 5:03	텍스트 문서	1KB
hlsr_design.gds	2020-09-21 오후 4:58	PSE 파일	2KB
hlsr.gds	2020-09-21 오후 5:03	JSP 파일	9KB
hlsr.gds	2020-09-21 오후 5:03	hlsr.gds	2KB
hlsr.gds	2020-09-21 오후 5:03	hlsr.gds	3,001KB
hlsr.gds	2020-09-21 오후 5:03	TCL 파일	5KB
hlsr.gds	2020-09-21 오후 5:06	VCI 파일	45KB
hlsr.gds	2020-09-21 오후 5:02	VCI 파일	40KB
hlsr.gds	2020-09-21 오후 5:02	PSE 파일	1KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	1KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	2KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	12KB
hlsr.gds	2020-09-21 오후 5:00	hlsr.gds	5KB
hlsr.gds	2020-09-21 오후 4:59	PSE 파일	1KB
hlsr.gds	2020-09-21 오후 4:59	hlsr.gds	3KB
hlsr.gds	2020-09-21 오후 4:59	hlsr.gds	2KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	1KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	3KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	2KB
hlsr.gds	2020-09-21 오후 5:00	hlsr.gds	14KB
hlsr.gds	2020-09-21 오후 5:02	PSE 파일	1KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	4KB
hlsr.gds	2020-09-21 오후 5:02	hlsr.gds	3KB

· Timing 결과

- WNS (Worst Negative Slack) : 999997.812ns
 - WHS (Worst Hold Slack) : 0.119 ns
 - Setup Failing Endpoints : 0
 - Hold Failing Endpoints : 0
- 따라서 설정된 내부 타이밍 제약을 모두 만족함을 확인하였다.

· Warning 분석

Name	Severity	Details
Timing	Warning	An output delay is missing on led[0] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[1] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[2] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[3] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[4] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[5] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[6] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on led[7] relative to the rising and/or falling clock edge(s) of trainer_1kHz.


· TIMING-18

LED 출력 경로에 대한 외부 지연 제약이 정의되지 않았다. 내부 타이밍 검증에는 문제가 없으나 외부 장치와의 인터페이스 시간은 보장하지 않는다.

· CFGBVS-1

Configuration Bank 전압 속성이 지정되지 않았기에 보드 회로도 확인 후 적절한 전압 설정이 필요하다.

· 보드 동작 확인



4. Shift Register

- XSim PASS, 106ns 종료·파형을 Icarus와 비교

항목	Icarus Verilog	Vivado XSim
Testbench	tb_shift_register4.sv	tb_shift_register4.sv
PASS 결과	LAB2_PASS	LAB2_PASS
검사 횟수	checks=8	checks=8
종료 시간	106 ns	106 ns
파형 결과	정상	정상
최종 판단	PASS	PASS

- 파형 비교

시간(ns)	value
6	0
16	8
26	4
36	4 (유지)
46	A
56	5
66	2
76	1
96	0
106	0

- 파형 해석



- 15ns 상승에지에서 serial_in=1이 입력되어 value=1000(8)로 변한다.
- 25ns 상승에지에서는 serial_in=0 입력으로 value=0100(4)가 된다.
- 35ns에서는 enable=0 상태이므로 입력이 바뀌어도 value는 4로 유지된다.
- 45ns에서는 enable=1 상태로 다시 동작하여 value=A(1010)가 된다.
- 55ns에서는 value=5(0101)가 된다.

이후 0이 계속 입력되므로 5→2→1→0→0 순서로 이동한다. 105ns에서는 enable=1이어도 rst가 우선 적용되어 value=0으로 초기화된다. 결론적으로 Icarus와 XSim의 PASS 결과, 종료 시간, 파형 변화가 모두

동일하게 나타나 RTL 설계가 올바르게 구현되었음을 확인하였다.

- FPGA : Spartan-7 FPGA를 사용하였다.

- 주요 핀 정보

기능	핀
clk	B6
rst	K4
button	N8
serial_in	SW1 (sw[7])
LED 출력	led[7:0]

- CLK 제어

- Main Clock : B6
- 주파수 : 1kHz
- Period : 1,000,000ns

- 합성 및 구현 결과

단계	결과
Synthesis	Successfully Completed
Implementation	Successfully Completed
Bitstream Generation	Successfully Completed

- Bit 파일

‘vivado/lab2_shift_register.runs/impl_1/lab2_shift_register.bit’

- Timing Summary

Design Timing Summary			
Setup	Hold	Pulse Width	
Worst Negative Slack (NPS)	0.000 ns	Worst Hold Slack (HPS)	0.000 ns
Total Negative Slack (TNS)	0.000 ns	Total Hold Slack (THS)	0.000 ns
Number of Failing Endpoints	0	Number of Failing Endpoints	0
Total Number of Endpoints	27	Total Number of Endpoints	18

· Warning 분석

Name	Severity	Details
▲ TIMING-18 (8)	Warning	An output delay is missing on led0 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led1 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led2 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led3 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led4 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led5 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led6 relative to the rising and/or falling clock edge(s) of trainer_1kHz.
▲ TIMING-18 (8)	Warning	An output delay is missing on led7 relative to the rising and/or falling clock edge(s) of trainer_1kHz.


- TIMING-18

LED 출력 경로에 대한 외부 지연 제약이 정의되지 않았다. 내부 타이밍 검증에는 문제가 없으나 외부 장치와의 인터페이스 시간은 보장하지 않는다.

- CFGBVS-1

Configuration Bank 전압 속성이 지정되지 않았기에 보드 회로도 확인 후 적절한 전압 설정이 필요하다.

· 실제 보드 작동 확인



- 초기화 상태 (K4)

LED = 00

- SW1=1 → N8 실행 후

LED = 08

- SW1=0 → N8 실행 후

LED = 04

- SW1=1 → N8 실행 후

LED = 0A

- SW1=0 → N8 실행 후

LED = 05

· 확인 결과

조작	LED
K4	00
1 입력	08
0 입력	04
1 입력	0A
0 입력	05
0 입력	02
0 입력	01
0 입력	00
Reset(K4)	00

5. PISO

· 사용 도구

항목	내용
VS Code	사용
Icarus Verilog	iverilog, vvp 사용
Vivado	Vivado Design Suite 사용
시뮬레이터	XSim
대상 FPGA	Spartan-7 XC7S75FPGA484-1

· Hash

Algorithm	Hash	Path
SHA256	EE85224F4F83117DF35A142CF7B18A54E341DF0D176ACB596BC37E7FD72F5E1	C:\Users\sumin\lab2_05_piso1...

· 사용 XDC

```
1 set_property PACKAGE_PIN B6 [get_ports {clk}]
2 set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
3
4 set_property PACKAGE_PIN K4 [get_ports {rst}]
5 set_property IOSTANDARD LVCMOS33 [get_ports {rst}]
6
7 set_property PACKAGE_PIN N8 [get_ports {button}]
8 set_property IOSTANDARD LVCMOS33 [get_ports {button}]
9
10 set_property PACKAGE_PIN U4 [get_ports {sw[0]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
12
13 set_property PACKAGE_PIN V4 [get_ports {sw[1]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
15
16 set_property PACKAGE_PIN W1 [get_ports {sw[2]}]
17 set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
18
19 set_property PACKAGE_PIN W4 [get_ports {sw[3]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
21
22 set_property PACKAGE_PIN T1 [get_ports {sw[4]}]
23 set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
24
25 set_property PACKAGE_PIN U2 [get_ports {sw[5]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {sw[5]}]
27
28 set_property PACKAGE_PIN W3 [get_ports {sw[6]}]
29 set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]
30
31 set_property PACKAGE_PIN Y1 [get_ports {sw[7]}]
32 set_property IOSTANDARD LVCMOS33 [get_ports {sw[7]}]
33
```

```
34 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
36
37 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
38 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
39
40 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
42
43 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
44 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
45
46 set_property PACKAGE_PIN N7 [get_ports {led[4]}]
47 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
48
49 set_property PACKAGE_PIN M2 [get_ports {led[5]}]
50 set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
51
52 set_property PACKAGE_PIN M4 [get_ports {led[6]}]
53 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
54
55 set_property PACKAGE_PIN L4 [get_ports {led[7]}]
56 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
57
58 create_clock -name trainer_1khz -period 1000000.000 [get_ports clk]
59
60 set_false_path -from [get_ports {rst button sw[*]}]
```

· Bitstream

Implementation	Summary	Route Status
Status	✓ Complete	
Messages	No errors or warnings	
Part	xc7s75fpga484-1	
Strategy	Vivado Implementation Defaults	
Report Strategy	Vivado Implementation Default Reports	
Incremental implementation	None	

· Timing

Design Timing Summary			
Setup	Hold	Pulse Width	
Worst Negative Slack (WNS) 99997.500 ns	Worst Hold Slack (WHS) 0.121 ns	Worst Pulse Width Slack (WPWS) -99999.125 ns	
Total Negative Slack (TNS) 0.000 ns	Total Hold Slack (THS) 0.000 ns	Total Pulse Width Negative Slack (TPWS) 0.000 ns	
Number of Failing Endpoints 0	Number of Failing Endpoints 0	Number of Failing Endpoints 0	
Total Number of Endpoints 42	Total Number of Endpoints 42	Total Number of Endpoints 27	
All user specified timing constraints are met.			

Timing Summary 결과

- WNS (Worst Negative Slack) = 999997.500ns
- WHS (Worst Hold Slack) = 0.12ns
- Setup Failing Endpoint = 0
- Hold Failing Endpoint = 0

따라서 Setup Timing과 Hold Timing 모두 만족하였으며 타이밍 위반은 발생하지 않았다.

· Warning 분석

Implemented Design - xc7s75fpga484-1			
Tcl Console	Messages	Log	Reports
Design Runs	DRC	Methodology	Power
Timing			
Name	Severity	Details	
All Violations (0)			
Timing (0)			
Bad Practice (0)			
TIMING-18 (0)			
TIMING #1	Warning	An output delay is missing on led[0] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #2	Warning	An output delay is missing on led[1] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #3	Warning	An output delay is missing on led[2] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #4	Warning	An output delay is missing on led[3] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #5	Warning	An output delay is missing on led[4] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #6	Warning	An output delay is missing on led[5] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #7	Warning	An output delay is missing on led[6] relative to the rising and/or falling clock edge(s) of trainer_1khz.	
TIMING #8	Warning	An output delay is missing on led[7] relative to the rising and/or falling clock edge(s) of trainer_1khz.	

- TIMING-18

LED 출력 경로에 대한 외부 지연 제약이 정의되지 않았다. 내부 타이밍 검증에는 문제가 없으나 외부 장치와의 인터페이스 시간은 보장하지 않는다.


- CFGBVS-1

Configuration Bank 전압 속성이 지정되지 않았기에 보드 회로도 확인 후 적절한 전압 설정이 필요하다.

· Wave



· 실제 보드 작동 확인



6. MOORE

· 도구 버전

항목	내용
VS Code	Verilog 개발 환경
Vivado	Vivado Design Suite
시뮬레이터	XSim, Icarus Verilog
FPGA Device	xc7s75fpga484-1
설계 Top	lab2_moore
Simulation Top	tb_moore_cycle

· Source Commit

```

PS C:\Users\kjh36\Documents\Verilog\lab2_06_moore> git log --online -1
fatal: unrecognized argument: --online
PS C:\Users\kjh36\Documents\Verilog\lab2_06_moore> git log --online -1
86c19c5 (HEAD -> main, tag: v2.0.1) fix: prepare v2.0.1 editor configuration and setup guidance
PS C:\Users\kjh36\Documents\Verilog\lab2_06_moore>

```

· XDC

```

constraints > lab2_moore.xdc
1  set_property PACKAGE_PIN B6 [get_ports {clk}]
2  set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
3
4  set_property PACKAGE_PIN K4 [get_ports {rst}]
5  set_property IOSTANDARD LVCMOS33 [get_ports {rst}]
6
7  set_property PACKAGE_PIN N8 [get_ports {button}]
8  set_property IOSTANDARD LVCMOS33 [get_ports {button}]
9
10 set_property PACKAGE_PIN U4 [get_ports {sw[0]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
12
13 set_property PACKAGE_PIN V4 [get_ports {sw[1]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
15
16 set_property PACKAGE_PIN W1 [get_ports {sw[2]}]
17 set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
18
19 set_property PACKAGE_PIN W4 [get_ports {sw[3]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
21
22 set_property PACKAGE_PIN T1 [get_ports {sw[4]}]
23 set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
24
25 set_property PACKAGE_PIN U2 [get_ports {sw[5]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {sw[5]}]
27
28 set_property PACKAGE_PIN W3 [get_ports {sw[6]}]
29 set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]
30
31 set_property PACKAGE_PIN Y1 [get_ports {sw[7]}]
32 set_property IOSTANDARD LVCMOS33 [get_ports {sw[7]}]
33

```

```

34 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
36
37 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
38 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
39
40 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
42
43 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
44 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
45
46 set_property PACKAGE_PIN N7 [get_ports {led[4]}]
47 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
48
49 set_property PACKAGE_PIN M2 [get_ports {led[5]}]
50 set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
51
52 set_property PACKAGE_PIN M4 [get_ports {led[6]}]
53 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
54
55 set_property PACKAGE_PIN L4 [get_ports {led[7]}]
56 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
57
58 create_clock -name trainer_1khz -period 1000000.000 [get_ports clk]
59
60 set_false_path -from [get_ports {rst button sw[*]}]

```

· 주요 핀 할당

Port	Pin
clk	B6
rst	K4
button	N8
sw[7] (advance)	U8
led[1:0]	XDC 설정값

· Timing

Design Timing Summary			
Setup	Hold	Pulse Width	
Worst Negative Slack (DRG): 0.000 ns	Worst Hold Slack (WHG): 0.000 ns	Worst Pulse Width Slack (PWS): 0.000 ns	0.000 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THG): 0.000 ns	Total Pulse Width Negative Slack (TWN): 0.000 ns	0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	0
Total Number of Endpoints: 26	Total Number of Endpoints: 26	Total Number of Endpoints: 17	17

All user specified timing constraints are met.

· Warning 분석

Implemented Design - xc7a75tgg484-1

Name	Severity	Details
Timing (0)		
Bad Practice (0)		
TIMING-18 (0)		
TIMING #1	Warning	An output delay is missing on led[0] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #2	Warning	An output delay is missing on led[1] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #3	Warning	An output delay is missing on led[2] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #4	Warning	An output delay is missing on led[3] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #5	Warning	An output delay is missing on led[4] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #6	Warning	An output delay is missing on led[5] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #7	Warning	An output delay is missing on led[6] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
TIMING #8	Warning	An output delay is missing on led[7] relative to the rising and/or falling clock edge(s) of trainer_1kHz.


- TIMING-18

LED 출력 경로에 대한 외부 지연 제약이 정의되지 않았다. 내부 타이밍 검증에는 문제가 없으나 외부 장치와의 인터페이스 시간은 보장하지 않는다.

- CFGBVS-1

Configuration Bank 전압 속성이 지정되지 않았기에 보드 회로도 확인 후 적절한 전압 설정이 필요하다.

· Wave



· 실제 보드 동작 확인



7. MEALY

· 사용 도구

- VS Code
- Vivado
- Icarus Verilog
- Git

· Source Commit

```
문제 출력 디버그 콘솔 실행 포트
PS C:\Users\kjh66\Documents\Verilog\lab2_07_mealy> git log --online -1
86c15c5 (HEAD -> main, tag: v2.0.1) fix: prepare v2.0.1 editor configuration and setup guidance
PS C:\Users\kjh66\Documents\Verilog\lab2_07_mealy> |
```

· XDC


```
constraints > lab2_mealy.xdc
1 set_property PACKAGE_PIN B6 [get_ports {clk}]
2 set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
3
4 set_property PACKAGE_PIN K4 [get_ports {rst}]
5 set_property IOSTANDARD LVCMOS33 [get_ports {rst}]
6
7 set_property PACKAGE_PIN N8 [get_ports {button}]
8 set_property IOSTANDARD LVCMOS33 [get_ports {button}]
9
10 set_property PACKAGE_PIN U4 [get_ports {sw[0]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
12
13 set_property PACKAGE_PIN V4 [get_ports {sw[1]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
15
16 set_property PACKAGE_PIN W1 [get_ports {sw[2]}]
17 set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
18
19 set_property PACKAGE_PIN W4 [get_ports {sw[3]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
21
22 set_property PACKAGE_PIN T1 [get_ports {sw[4]}]
23 set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
24
25 set_property PACKAGE_PIN U2 [get_ports {sw[5]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {sw[5]}]
27
28 set_property PACKAGE_PIN W3 [get_ports {sw[6]}]
29 set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]
30
31 set_property PACKAGE_PIN Y1 [get_ports {sw[7]}]
32 set_property IOSTANDARD LVCMOS33 [get_ports {sw[7]}]
33
```

```
34 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
36
37 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
38 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
39
40 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
42
43 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
44 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
45
46 set_property PACKAGE_PIN N7 [get_ports {led[4]}]
47 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
48
49 set_property PACKAGE_PIN M2 [get_ports {led[5]}]
50 set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
51
52 set_property PACKAGE_PIN M4 [get_ports {led[6]}]
53 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
54
55 set_property PACKAGE_PIN L4 [get_ports {led[7]}]
56 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
57
58 create_clock -name trainer_1kHz -period 1000000.000 [get_ports clk]
59
60 set_false_path -from [get_ports {rst button sw[*]}]
```


· Bitstream

Name	Constraint	Status	WNS	TNS	WHS	TNS	WHS	TPNS	TotalPower	FittedRoute	Methodology	WNS	TPNS	QoS	Signatures	UT	#	SRAM	URAM	EEP	Start	Elapsed	Part
✓ synth	constraints	synth design completed	99997.730	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000	0.000


· Timing



· Wave



· 실제 보드 동작 확인



· Warning 분석

Name	Severity	Details
Timing	Warning	An output delay is missing on test[0] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[1] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[2] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[3] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[4] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[5] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[6] relative to the rising and/or falling clock edge(s) of trainer_1kHz.
Timing	Warning	An output delay is missing on test[7] relative to the rising and/or falling clock edge(s) of trainer_1kHz.

- TIMING-18

LED 출력 경로에 대한 외부 지연 제약이 정의되지 않았다. 내부 타이밍 검증에는 문제가 없으나 외부 장치와의 인터페이스 시간은 보장하지 않는다.

- CFGBVS-1

Configuration Bank 전압 속성이 지정되지 않았기에 보드 회로도 확인 후 적절한 전압 설정이 필요하다.

8. SEGMENT SCAN

· 사용 도구

- VS Code
- Vivado
- Icarus Verilog
- Git

· Source Commit

```

문제 출력 디버그 콘솔 타임라인 포트

PS C:\Users\kjh36\Documents\Verilog\lab2_08_segment_scan> git log --oneline -1
86c15c5 (HEAD -> main, tag: v2.0.1) fix: prepare v2.0.1 editor configuration and setup guidance
PS C:\Users\kjh36\Documents\Verilog\lab2_08_segment_scan>
  
```


XDC


```
1 set_property PACKAGE_PIN B6 [get_ports {clk}]
2 set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
3
4 set_property PACKAGE_PIN K4 [get_ports {rst}]
5 set_property IOSTANDARD LVCMOS33 [get_ports {rst}]
6
7 set_property PACKAGE_PIN N8 [get_ports {button}]
8 set_property IOSTANDARD LVCMOS33 [get_ports {button}]
9
10 set_property PACKAGE_PIN U4 [get_ports {sw[0]}]
11 set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
12
13 set_property PACKAGE_PIN V4 [get_ports {sw[1]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
15
16 set_property PACKAGE_PIN W1 [get_ports {sw[2]}]
17 set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
18
19 set_property PACKAGE_PIN W4 [get_ports {sw[3]}]
20 set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
21
22 set_property PACKAGE_PIN T1 [get_ports {sw[4]}]
23 set_property IOSTANDARD LVCMOS33 [get_ports {sw[4]}]
24
25 set_property PACKAGE_PIN U2 [get_ports {sw[5]}]
26 set_property IOSTANDARD LVCMOS33 [get_ports {sw[5]}]
27
28 set_property PACKAGE_PIN W3 [get_ports {sw[6]}]
29 set_property IOSTANDARD LVCMOS33 [get_ports {sw[6]}]
30
31 set_property PACKAGE_PIN Y1 [get_ports {sw[7]}]
32 set_property IOSTANDARD LVCMOS33 [get_ports {sw[7]}]
33
```

```
34 set_property PACKAGE_PIN N5 [get_ports {led[0]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
36
37 set_property PACKAGE_PIN M1 [get_ports {led[1]}]
38 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
39
40 set_property PACKAGE_PIN M3 [get_ports {led[2]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
42
43 set_property PACKAGE_PIN M7 [get_ports {led[3]}]
44 set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
45
46 set_property PACKAGE_PIN N7 [get_ports {led[4]}]
47 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
48
49 set_property PACKAGE_PIN M2 [get_ports {led[5]}]
50 set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
51
52 set_property PACKAGE_PIN M4 [get_ports {led[6]}]
53 set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
54
55 set_property PACKAGE_PIN L4 [get_ports {led[7]}]
56 set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
57
58 set_property PACKAGE_PIN H2 [get_ports {seg_data[0]}]
59 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[0]}]
60
61 set_property PACKAGE_PIN J7 [get_ports {seg_data[1]}]
62 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[1]}]
63
64 set_property PACKAGE_PIN J3 [get_ports {seg_data[2]}]
```

```
65 set_property PACKAGE_PIN J3 [get_ports {seg_data[2]}]
66 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[2]}]
67
68 set_property PACKAGE_PIN J1 [get_ports {seg_data[3]}]
69 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[3]}]
70
71 set_property PACKAGE_PIN E4 [get_ports {seg_data[4]}]
72 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[4]}]
73
74 set_property PACKAGE_PIN E2 [get_ports {seg_data[5]}]
75 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[5]}]
76
77 set_property PACKAGE_PIN F5 [get_ports {seg_data[6]}]
78 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[6]}]
79
80 set_property PACKAGE_PIN F1 [get_ports {seg_data[7]}]
81 set_property IOSTANDARD LVCMOS33 [get_ports {seg_data[7]}]
82
83 set_property PACKAGE_PIN K5 [get_ports {seg_com[0]}]
84 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[0]}]
85
86 set_property PACKAGE_PIN K3 [get_ports {seg_com[1]}]
87 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[1]}]
88
89 set_property PACKAGE_PIN K1 [get_ports {seg_com[2]}]
90 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[2]}]
91
92 set_property PACKAGE_PIN L6 [get_ports {seg_com[3]}]
93 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[3]}]
94
95 set_property PACKAGE_PIN G3 [get_ports {seg_com[4]}]
96 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[4]}]
```

```
96
97 set_property PACKAGE_PIN G1 [get_ports {seg_com[5]}]
98 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[5]}]
99
100 set_property PACKAGE_PIN H6 [get_ports {seg_com[6]}]
101 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[6]}]
102
103 set_property PACKAGE_PIN H4 [get_ports {seg_com[7]}]
104 set_property IOSTANDARD LVCMOS33 [get_ports {seg_com[7]}]
105
106 create_clock -name trainer_1khz -period 1000000.000 [get_ports clk]
107
108 set_false_path -from [get_ports {rst button sw[*]}]
```

Timing



- Setup Slack (WNS) > 0
- Hold Slack (WHS) > 0
- Setup Failure Endpoints = 0
- Hold Failure Endpoints = 0

따라서 설계는 타이밍 요구사항을 만족하며 정상적으로 구현되었다. 교안의 정상 기준에서도 Setup/Hold 실패 Endpoint가 모두 0 이어야 함을 확인할 수 있다.

Warning 분석

Implemented Design - uc7s75gga484-1			
Tcl Console Messages Log Reports Design Runs DRC Methodology Power Timing			
Q X Z H			
Name Severity Details			
All Violations (0)			
Timing (0)			
Bad Practice (0)			
TIMING-18 (0)			
TIMING #1	Warning	An output delay is missing on led[0] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #2	Warning	An output delay is missing on led[1] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #3	Warning	An output delay is missing on led[2] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #4	Warning	An output delay is missing on led[3] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #5	Warning	An output delay is missing on led[4] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #6	Warning	An output delay is missing on led[5] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #7	Warning	An output delay is missing on led[6] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	
TIMING #8	Warning	An output delay is missing on led[7] relative to the rising and/or falling clock edge(s) of trainer_1kHz.	


- TIMING-18

LED 출력 경로에 대한 외부 지연 제약이 정의되지 않았다. 내부 타이밍 검증에는 문제가 없으나 외부 장치와의 인터페이스 시간은 보장하지 않는다.

- CFGBVS-1

Configuration Bank 전압 속성이 지정되지 않았기에 보드 회로도 확인 후 적절한 전압 설정이 필요하다.

· Wave



시뮬레이션에서는 다음 신호를 확인하였다.

- clk, rst, enable, digits, index, select, segments

교안에 따르면 segment scan 회로는 index가 0~7까지 순환하면서 각 자리를 시간 분할 방식으로 점등한다.

- 파형 분석 결과


rst=1 구간에서는 index=0, select=00 상태 유지, rst 해제 후 index가 순차 증가, select가 각 자리별로 one-hot 형태로 활성화, 자리 전환 시 blank 구간 존재, enable=0 구간에서는 이전 상태 유지, 0~F 세그먼트 패턴이 정상 출력

· 검사 결과

```

194개 검사 통과 및 1306ns 종료이므로
설계가 정상 동작함을 확인하였다.
  
```

· 실제 보드 동작 확인



9. 참고 문헌

· 전자전기컴퓨터설계실험 II 교안

10. Git-Hub 주소

<https://github.com/UnnamedDays/ECE-II-Project>